铜线的尽头不是光：硅光芯片与光互连的几笔工程账

铜互连还没死。它只是开始让人算不过账。交换机端口从几十G走到百G级，SerDes 112G、224G的讨论已经从会议室落到PCB走线和连接器上。距离一长，铜的均衡、重定时和板材损耗一起抬头，功耗和面板密度跟着变难看。硅光芯片与光互连被推到台前，原因不神秘：把一部分电通道换成光通道，带宽密度和距离的约束可以松一松。但这句话有前提。

先把“光”拆开看：硅光芯片到底集成了什么

硅光芯片不是把晶体管全换成光子。更准确地说，它在硅基衬底上做光波导、调制器、探测器、耦合器，把光路和部分电路放到同一套工艺平台上。SOI晶圆的光波导靠折射率差把光关在亚微米尺寸里，单模条件、侧壁粗糙度、掺杂剖面都会影响损耗。调制器常见马赫曾德尔结构，也有微环；前者带宽和温漂的折中比较直白，后者面积小但对热和工艺偏差敏感。探测端通常用锗吸收，Ge在硅上外延的缺陷密度和暗电流是需要盯的指标。

麻烦在光源。硅是间接带隙，靠硅自身高效发光不现实。外置激光器、III-V材料异质键合、量子点激光器，都是工程上绕不开的路线。每条路线都有代价：外置源要解决耦合和光纤管理，异质集成要解决热膨胀失配和良率，量子点要解决产线成熟度。说实话，实验室里跑通和产线上跑稳，中间隔着一整套工艺窗口。

还有一个容易被忽略的环节：耦合。光纤模场和硅波导模场尺寸差一个量级，端面耦合器、光栅耦合器、模斑转换器各有用处。主动对准能换耦合效率，但节拍慢；被动对准靠工艺精度和设计容差。点胶、固化、热循环，每一步都可能把损耗推上去。硅光芯片的“芯片”二字容易让人以为它像CMOS一样即插即用，实际封装才是硬仗。

带宽账本：光互连省下的不只是铜缆功耗

谈光互连，常被简化成“光比铜省电”。这说法太粗。短距、低通道数、低成本场景里，铜缆仍然顺手。板内几厘米、机柜内一两米，铜的固定成本低，维护也简单。光引擎要带激光器偏置、调制器驱动、跨阻放大器，还有封装和温控，固定开销摆在那里。只有当带宽密度和距离把铜的均衡、重定时、PCB损耗推到不划算的区间，光的账才好看。

CPO和LPO的讨论热度高，原因也在这。可插拔光模块把光引擎放在面板，电通道从交换ASIC到面板要走一段PCB；CPO把光引擎挪到ASIC旁边，电通道短了，I/O功耗和信号完整性压力可以降。可维护性却变差。激光器是热敏感器件，CPO里靠近ASIC的热环境不友好；坏了是换模块还是换整板，运维口径要提前定。这点很反直觉：省电和可维护性经常不在一条曲线上。

还有一个账本外的东西：测试。硅光晶圆级光测试比纯电测试麻烦，光接口、对准、偏振、波长都要管。Known-good-die对硅光同样重要，可光测试的吞吐和成本会拖后腿。封装完再测，返修代价高；晶圆上测，探针和光耦合又限制节拍。良率不是一句“CMOS兼容”能带过去的。

封装和测试才是硬仗：从可插拔到共封装

可插拔光模块的生态成熟，标准、面板、热插拔、运维都有惯性。CPO想往前走，封装形态、光连接器、散热路径、维修策略都要重新谈。硅光芯片在CPO里不是孤立器件，它要和交换ASIC、光纤阵列、激光器模块一起过可靠性。热循环下胶层蠕变、光纤阵列位移、激光器波长漂移，都会变成系统问题。工程上常见的做法是留设计余量，可余量就是成本。

异质集成是另一条线。III-V键合能把激光器放到硅平台上，减少外置光纤的麻烦，但键合界面、热膨胀失配、产线良率要慢慢磨。SiN波导在低损耗和功率承载上有空间，和硅光平台互补，可工艺栈更复杂。选择路线时，应用场景比“技术先进”重要：数据中心短距看重成本和可维护性，高性能计算看重带宽密度和能效，相干传输看重波长控制和线性度。把同一套硅光芯片方案往所有场景推，容易踩坑。

还有个边界：芯片内光互连。片上光网络喊了很多年，真正落地少。原因不玄：光源能耗、光调制和探测的尺寸、热密度、制造良率，都不是短时间能绕过的。芯片间、板间、机柜间的光互连先成熟，更符合工程节奏。别急着把铜线判死刑，对吧。

别急着把铜线判死刑：应用边界与几个反例

消费电子内部、汽车短距连接、低成本传感器接口，铜仍然合适。光互连的固定成本高，通道数少时摊不开。硅光芯片适合高带宽密度、距离稍长、对功耗和面板密度敏感的地方。这个边界会移动，但不会一夜消失。供应链也有约束：激光器、光连接器、封装设备、测试仪表，缺一环都卡。标准碎片化会让系统厂犹豫，维修口径不清会让运维抵触。

趋势上，光I/O和共封装会继续往ASIC旁边靠，硅光平台和先进封装绑得更紧。风险也清楚：激光器可靠性、封装良率、热管理、测试成本。硅光芯片与光互连的故事不缺想象力，缺的是把工程账一笔一笔算平。铜线的尽头不是光，是成本和可靠性划出的那条线。